



CONTENIDO

CAPÍTULO 1 Conceptos introductorios

2

- 1-1 Representaciones numéricas 4
- 1-2 Sistemas digitales y analógicos 5
- 1-3 Sistemas numéricos digitales 10
- 1-4 Representación de cantidades binarias 13
- 1-5 Circuitos digitales/circuitos lógicos 15
- 1-6 Transmisión en paralelo y en serie 17
- 1-7 Memoria 18
- 1-8 Computadoras digitales 19

CAPÍTULO 2 Sistemas y códigos numéricos

24

- 2-1 Conversiones de binario a decimal 26
- 2-2 Conversiones de decimal a binario 26
- 2-3 Sistema numérico hexadecimal 29
- 2-4 Código BCD 33
- 2-5 Código gray 35
- 2-6 Integración de los sistemas numéricos 37
- 2-7 Byte, nibble y palabra 37
- 2-8 Códigos alfanuméricos 39
- 2-9 Método de paridad para la detección de errores 41
- 2-10 Aplicaciones 44

CAPÍTULO 3 Descripción de los circuitos lógicos**54**

-
- 3-1 Constantes y variables booleanas 57
 - 3-2 Tablas de verdad 57
 - 3-3 Operación OR con compuertas OR 58
 - 3-4 Operación AND con compuertas AND 62
 - 3-5 Operación NOT 65
 - 3-6 Descripción de circuitos lógicos en forma algebraica 66
 - 3-7 Evaluación de las salidas de circuitos lógicos 68
 - 3-8 Implementación de circuitos a partir de expresiones booleanas 71
 - 3-9 Compuertas NOR y NAND 73
 - 3-10 Teoremas booleanos 76
 - 3-11 Teoremas de DeMorgan 80
 - 3-12 Universalidad de las compuertas NAND y NOR 83
 - 3-13 Representaciones alternas de compuertas lógicas 86
 - 3-14 Cuál representación de compuerta se debe usar 89
 - 3-15 Símbolos lógicos del estándar IEEE/ANSI 95
 - 3-16 Resumen de los métodos para describir circuitos lógicos 96
 - 3-17 Comparación entre lenguajes de descripción y lenguajes de programación 98
 - 3-18 Implementación de circuitos lógicos con PLDS 100
 - 3-19 Formato y sintaxis del HDL 102
 - 3-20 Señales intermedias 105

CAPÍTULO 4 Circuitos lógicos combinacionales**118**

-
- 4-1 Forma de suma de productos 120
 - 4-2 Simplificación de circuitos lógicos 121
 - 4-3 Simplificación algebraica 121
 - 4-4 Diseño de circuitos lógicos combinacionales 127
 - 4-5 Método de mapas de Karnaugh 133
 - 4-6 Circuitos OR exclusivo y NOR exclusivo 144
 - 4-7 Generador y comprobador de paridad 149
 - 4-8 Circuitos de habilitación/deshabilitación 151
 - 4-9 Características básicas de los CIS digitales 153
 - 4-10 Diagnóstico de fallas de sistemas digitales 160
 - 4-11 Fallas internas en los circuitos integrados digitales 162
 - 4-12 Fallas externas 166
 - 4-13 Ejemplo práctico de diagnóstico de fallas 168
 - 4-14 Dispositivos lógicos programables 170
 - 4-15 Representación de datos en HDL 177
 - 4-16 Tablas de verdad mediante el uso de HDL 181
 - 4-17 Estructuras de control de decisiones en HDL 184
-

CAPÍTULO 5 Flip-flops y dispositivos relacionados**208**

- 5-1 Latch de compuerta NAND 211
- 5-2 Latch de compuerta NOR 216
- 5-3 Ejemplo práctico de diagnóstico de fallas 219
- 5-4 Pulsos digitales 220
- 5-5 Señales de reloj y flip-flops sincronizados por reloj 221
- 5-6 Flip-flop sincronizado por reloj en S-R 224
- 5-7 Flip-flop sincronizado por reloj en J-K 227
- 5-8 Flip-flop sincronizado por reloj en D 230
- 5-9 Latch *D* (latch transparente) 232
- 5-10 Entradas asíncronas 233
- 5-11 Símbolos IEEE/ANSI 236
- 5-12 Consideraciones de sincronización de los flip-flops 238
- 5-13 Problema potencial de sincronización en circuitos con FF 241
- 5-14 Aplicaciones de los flip-flops 243
- 5-15 Sincronización de los flip-flops 243
- 5-16 Detección de una secuencia de entrada 244
- 5-17 Almacenamiento y transferencia de datos 245
- 5-18 Transferencia de datos en serie: registros de desplazamiento 247
- 5-19 División y conteo de frecuencia 250
- 5-20 Aplicación de microcomputadora 254
- 5-21 Dispositivos disparadores de Schmitt 256
- 5-22 One-shot (multivibrador monoestable) 256
- 5-23 Circuitos generadores de reloj 260
- 5-24 Diagnóstico de fallas en circuitos con flip-flops 264
- 5-25 Circuitos secuenciales mediante el uso de HDL 268
- 5-26 Dispositivos disparados por flanco 272
- 5-27 Circuitos de HDL con varios componentes 277

CAPÍTULO 6 Aritmética digital: operaciones y circuitos**296**

- 6-1 Suma binaria 298
- 6-2 Representación de números con signo 299
- 6-3 Suma en el sistema de complemento a 2 306
- 6-4 Resta en el sistema de complemento a 2 307
- 6-5 Multiplicación de números binarios 310
- 6-6 División binaria 311
- 6-7 Suma BCD 312
- 6-8 Aritmética hexadecimal 314
- 6-9 Circuitos aritméticos 317
- 6-10 Sumador binario en paralelo 318
- 6-11 Diseño de un sumador completo 320

6-12	Sumador completo en paralelo con registros	323
6-13	Propagación del acarreo	325
6-14	Sumador en paralelo de circuito integrado	326
6-15	Sistema de complemento a 2	328
6-16	Circuitos integrados tipo ALU	331
6-17	Ejemplo práctico de diagnóstico de fallas	335
6-18	Uso de las funciones de la biblioteca TTL con Altera	337
6-19	Operaciones lógicas con arreglos de bits	338
6-20	Sumadores en HDL	340
6-21	Expansión de la capacidad de bits de un circuito	343

CAPÍTULO 7 Contadores y registros

360

7-1	Contadores asíncronos (de rizo)	362
7-2	Retraso de propagación en contadores de rizo	365
7-3	Contadores síncronos (en paralelo)	367
7-4	Contadores con números mod $< 2^N$	370
7-5	Contadores síncronos descendentes y ascendentes/descendentes	377
7-6	Contadores preajustables	379
7-7	Contadores síncronos de CI	380
7-8	Decodificación de un contador	389
7-9	Análisis de los contadores síncronos	393
7-10	Diseño de un contador síncrono	396
7-11	Contadores básicos mediante el uso de HDL	405
7-12	Contadores con todas las características en HDL	412
7-13	Cómo alambrar módulos de HDL en conjunto	417
7-14	Máquina de estados	425
7-15	Registros de circuito integrado	437
7-16	Entrada en paralelo/salida en paralelo: 74ALS174/74HC174	437
7-17	Entrada en serie/salida en serie: 74ALS166/74HC166	439
7-18	Entrada en paralelo/salida en serie: 74ALS165/74HC165	441
7-19	Entrada en serie/salida en paralelo: 74ALS164/74HC164	443
7-20	Contadores de registro de desplazamiento	445
7-21	Diagnóstico de fallas	450
7-22	Registros en HDL	452
7-23	Contadores de anillo en HDL	459
7-24	Monoestables en HDL	461

CAPÍTULO 8 Familias lógicas de circuitos integrados

488

8-1	Terminología de CIS digitales	490
8-2	La familia lógica TTL	498
8-3	Hojas técnicas TTL	502
8-4	Características de las series TTL	506

8-5	Capacidad de carga de la familia TTL	509
8-6	Otras características de la familia TTL	514
8-7	Tecnología MOS	518
8-8	Lógica de MOS complementario	521
8-9	Características de las series CMOS	523
8-10	Tecnología de bajo voltaje	530
8-11	Salidas de colector abierto/drenador abierto	533
8-12	Salidas lógicas triestado (tres estados)	538
8-13	Lógica de interfase de bus de alta velocidad	541
8-14	La familia ECL de CIS digitales	543
8-15	Compuerta de transmisión CMOS (interruptor bilateral)	546
8-16	Interfase de CIS	548
8-17	Interfase de voltaje mixto	553
8-18	Comparadores de voltaje analógico	554
8-19	Diagnóstico de fallas	556

CAPÍTULO 9 Circuitos lógicos MSI

576

9-1	Decodificadores	577
9-2	Decodificadores/controladores de BCD a 7 segmentos	584
9-3	Pantallas de cristal líquido	587
9-4	Codificadores	591
9-5	Diagnóstico de fallas	597
9-6	Multiplexores (selectores de datos)	599
9-7	Aplicaciones de los multiplexores	604
9-8	Demultiplexores (distribuidores de datos)	610
9-9	Más diagnóstico de fallas	617
9-10	Comparador de magnitud	621
9-11	Convertidores de código	624
9-12	Buses de datos	628
9-13	El registro triestado 74ALS173/HC173	629
9-14	Operación del bus de datos	632
9-15	Decodificadores mediante el uso de HDL	638
9-16	El decodificador/controlador de 7 segmentos en HDL	642
9-17	Codificadores mediante el uso de HDL	645
9-18	Multiplexores y demultiplexores en HDL	648
9-19	Comparadores de magnitud en HDL	652
9-20	Convertidores de código en HDL	653

CAPÍTULO 10 Proyectos de sistemas digitales mediante el uso de HDL

676

10-1	Administración de pequeños proyectos	678
10-2	Proyecto de controlador de motor de pasos	679
10-3	Proyecto de codificador de teclado numérico	687

- 10-4 Proyecto de reloj digital 693
- 10-5 Proyecto de contador de frecuencia 710

CAPÍTULO 11 Interface con el mundo analógico

718

- 11-1 Repaso de la comparación entre digital y analógico 719
- 11-2 Conversión digital-analógica (DAC) 721
- 11-3 Circuitos convertidores D/A 728
- 11-4 Especificaciones de un DAC 733
- 11-5 Un DAC de circuito integrado 735
- 11-6 Aplicaciones de los DACS 736
- 11-7 Diagnóstico de fallas en los DACS 738
- 11-8 Conversión analógica-digital (ADC) 739
- 11-9 ADC de rampa digital 740
- 11-10 Adquisición de datos 745
- 11-11 ADC de aproximaciones sucesivas 749
- 11-12 ADCS tipo flash 755
- 11-13 Otros métodos de conversión A/D 757
- 11-14 Circuitos de muestreo y retención 761
- 11-15 Multiplexaje 762
- 11-16 Osciloscopio de almacenamiento digital 764
- 11-17 Procesamiento digital de señales (DSP) 765

CAPÍTULO 12 Dispositivos de memoria

784

- 12-1 Terminología de memoria 786
 - 12.2 Operación general de la memoria 790
 - 12-3 Conexiones entre CPU y memoria 793
 - 12-4 Memorias de sólo lectura 795
 - 12-5 Arquitectura de la ROM 796
 - 12-6 Sincronización de la ROM 799
 - 12-7 Tipos de ROMS 800
 - 12-8 Memoria flash 808
 - 12-9 Aplicaciones de la ROM 811
 - 12-10 RAM semiconductora 814
 - 12-11 Arquitectura de la RAM 815
 - 12-12 RAM estática (SRAM) 818
 - 12-13 RAM dinámica (DRAM) 823
 - 12-14 Estructura y operación de la RAM dinámica 824
 - 12-15 Ciclos de lectura/escritura de la DRAM 829
 - 12-16 Refresco de la DRAM 831
 - 12-17 Tecnología de la DRAM 834
 - 12-18 Expansión de tamaño de palabra y capacidad 836
 - 12-19 Funciones especiales de la memoria 844
-

- 12-20 Diagnóstico de fallas en sistemas de RAM 847
12-21 Prueba de la ROM 852

CAPÍTULO 13 Arquitecturas de los dispositivos lógicos programables

868

-
- 13-1 Árbol familiar de los sistemas digitales 870
13-2 Fundamentos de los circuitos de un PLD 875
13-3 Arquitecturas de PLDS 877
13-4 El GAL 16V8 (matriz lógica genérica) 881
13-5 El CPLD EPM7128S de Altera 885
13-6 La familia FLEX10K de Altera 890
13-7 La familia Cyclone de Altera 894

Glosario 898

Respuestas a los problemas seleccionados 911

Índice de CIs 919

Índice 922
